仕事内容
半導体製品（デジタル）の設計・開発および評価業務を担当します。 フロントエンド、ミドルレンジ、バックエンド設計、RTL設計・論理設計、検証・DFT・タイミング解析（STA）、 P&R（Place & Route）、FPGAでの実機評価まで一貫して携わります。 ■RTL設計・論理設計 論理回路設計やRTLコーディングを担当し、高性能デジタル半導体の実現に貢献。 ■検証・DFT・タイミング解析 Design For Test、STA（Static Timing Analysis）やタイミング検証を行い、製品の品質と性能を担保します。 ■インプリ・FPGA評価 P&R（Place&Route）、FPGAでの実機評価を実施し、設計の最適化や改善提案を行います。 ※業務内容の変更範囲：会社の定める業務の範囲
応募条件
- 学歴
- 専門卒以上
- 経験・資格
- ■デジタル設計または評価の経験。 VerilogHDL、SystemVerilog、NC-Verilog、VCS、Design Compiler、DFT、PrimeTime、Quartus、Vivadoなどの使用経験。 ■高等専門学校卒以上の方 職種未経験NG 業種未経験OK
給与・待遇
- 給与
- 月給 32万円〜58万円 ■年収モデル 年収900万円／42歳リーダー職経験20年 年収720万円／35歳設計職経験7年 年収450万円／26歳設計職経験3年 【給与補足】 ■経験、能力、現年収を考慮し、当社規定により決定します。 ■残業代は別途支給します。 ■固定残業：なし 【賞与・昇給】 ■給与改定：年1回 ■賞与：年2回 【試用期間】 6か月 ※試用期間中は契約社員となります。その他待遇に変更はありません。 【給与補足】 ■経験、能力、現年収を考慮し、当社規定により決定します。 ■残業代は別途支給します。 ■固定残業：なし 【賞与・昇給】 ■給与改定：年1回 ■賞与：年2回 【試用期間】 6か月 ※試用期間中は契約社員となります。その他待遇に変更はありません。
- 待遇・福利厚生
- 交通費支給,健康診断,役職手当,社会保険完備,社宅・寮,退職金制度 ■寮・社宅（規定あり） ■慶弔見舞金 ■紹介報奨金 ■再雇用制度 ■結婚・出産祝い金 ■社員専用保険契約 賞与: 2回
- 受動喫煙防止
- []
勤務時間・休日
- 勤務時間
- 09:00〜18:00 夜間勤務: なし 【勤務地補足】 勤務地は新大阪オフィスを中心に、プロジェクト内容に応じてクライアント先での常駐勤務となる場合もあります。 社内・社外いずれの環境でも、チームでの連携を大切にしながら開発を進めています。 ※勤務地の変更範囲：会社の定める勤務地の範囲 【勤務時間補足】 ■実働8時間／休憩1時間
- 休日・休暇
- 土日祝休み 年間休日: 123 ■完全週休2日制（土日祝） ■年間休日120日以上 [年末年始休暇, GW休暇, 慶弔休暇, 産休・育休, 介護休暇, 有給休暇]
勤務地
- 勤務地
- 大阪府 プロジェクトに準ずる
- 住所
- 大阪府大阪市 ※プロジェクト先での勤務もあり
会社情報
- 会社名
- 株式会社シーディア
- 本社
- 東京 大田区羽田空港1-1-4羽田イノベーションシティ Zone K 2F
- 事業内容
- SIer・SES [教育（学習塾・予備校・専門学校）, ITコンサルティング]